基于FPGA的信號屏蔽器結構設計探究

　　摘要：本文提出一種基于現場可編程門陣列(FPGA)芯片的信號屏蔽器，在借鑒被動式屏蔽法的干擾原理上，采用循環檢索、分時發送的干擾模式，同時把 5G 通信頻率也納入屏蔽網絡的設計范圍。信號屏蔽器的調制模塊讓各電路參數產生動態調節使電路結構得以優化，而 FPGA 芯片功能的強大性保證了各模塊高效地運行，優化了屏蔽器的結構，增強了其實用性。

　　本文源自◆魏路順 熊洋 張帥 劉真真西南交通大學希望學院《網絡安全技術與應用》2021 年第 06 期

　　關鍵詞：FPGA;信號屏蔽;電磁干擾;通信網絡

　　基金項目：四川省教育廳大學生創新創業訓練計劃項目：便攜式屏蔽儀的研發(項目編號：S201914262009)

　　5G 商用的普及，推動了信息傳播的速度，加速了信息時代的發展。手機因它的便攜性和靈巧性，成為人們日常生活和工作中必不可少的工具[1]。但在某些特定的時間和地點內使用手機卻會帶來不利的影響，比如信息泄露和安全隱患等，手機信號屏蔽器則因此而生。

　　雖然現存市面上的屏蔽器型號眾多，但也存在著一些不足。比如各類型屏蔽器的作用半徑不同，不能靈活調節。若屏蔽范圍過大，會造成資源浪費，影響公眾的正常通信;若屏蔽范圍過小，又有可能達不到理想的覆蓋范圍和屏蔽效果。因此，本文基于屏蔽器的現有技術，設計了一款采用 FPGA 芯片作為主控來對信號循環檢索，并結合組網式屏蔽方案進行干擾，以實現對屏蔽器電路結構的優化和屏蔽范圍的調控(如圖 1)。

　　1 屏蔽器原理

　　手機通信工作原理是在國家規定的通信頻率范圍內，手機信號的接收端或發送端通過無線電波與基站建立連接，并以一定的波特率和調制方式來完成聲音與數據的傳輸[2]，實現人們日常生活及工作的需求(如圖 2)。而手機信號屏蔽器作用則是限制指定區域內的通信系統，在禁止使用移動網絡通信設備的場所內形成電磁保護區，隔斷手機接收端或發送端與通信基站的聯絡，從而達到一定的屏蔽效果。

　　表 1 為現在市面上手機通信網絡發射頻率參數表，目前實現手機信號屏蔽的方式有主動式和被動式。主動式屏蔽即連續發射與表 1 相同的各段頻率信號來干擾手機通信與基站的連接，由于手機無法檢測到基站發射的正常數據，從而達到屏蔽的目的。主動式的優點是屏蔽效果好，電路實現相對容易，但人體長時間處于連續發射的電磁信號范圍內則會產生一些不利影響[3];電磁干擾信號的連續發射也會造成電能的浪費和環境的污染[4]。被動式屏蔽則是先偵測手機發出的通信信號，再與表 1 各段頻率參數作對比判斷，若在范圍內則啟動相關硬件實施電磁干擾信號來阻斷手機通信，反之機器處于待機狀態，因此本文的信號屏蔽器工作原理借鑒了被動式屏蔽法。

　　2 FPGA 屏蔽器硬件解析

　　傳統的屏蔽器一般具有多個掃頻波發生器、壓控振蕩器、功率放大器和發射天線等結構，從而滿足對不同通信頻段的屏蔽要求，但會因不同屏蔽范圍的需求而增大其生產成本和設計空間。環保型屏蔽器以 RACH 脈沖作為觸發信號，用單片機來控制干擾的啟動和作用時間，但要屏蔽多類通信頻段也要增加干擾模塊的數量[5]。本屏蔽器用調制模塊來動態改變各相關電路的參數，從而使屏蔽器發出不同頻率的干擾信號，簡化其設計空間，減少電能消耗。屏蔽器的結構(如圖 3)，包括 FPGA 芯片、電源系統、顯示模塊、檢測模塊和干擾模塊。

　　2.1 FPGA 芯片

　　FPGA 中文釋義為現場可編程門陣列，是運用在專用集成電路(ASIC)領域中的一種半定制電路[6]。它有效地解決了原有可編程元器件門電路數不足的問題，同時避免了定制電路本身的不足，使得它在數字電路設計領域得到了廣泛的應用[7]。采用 FPGA 芯片作為主控，控制屏蔽器的干擾啟動和持續時間，可以保證各模塊高效穩定地運行。

　　2.2 檢測模塊

　　如圖 4 所示，虛線框內即為信號檢測模塊的原理圖，包括調制模塊 α、檢索天線、過濾處理器、功率放大器和模數轉換器。檢索天線將定時采樣屏蔽器周圍的手機通信頻段(表 1)，并將收到的信號傳遞給過濾處理器。過濾處理器會依次保留表 1 中一類通信頻段的信號，但其他信號不會向下傳遞;例如在 t1時刻只把 α1傳遞給下一級，則 t1+△tn時刻只會把 αn(n 為 1~10 的整數)傳遞給下一級。若檢索天線未能接收到表 1 中某類通信頻段的信號，則傳遞 αn+1。當 α10傳遞完成后，過濾處理器將會再次跳轉到保留 α1，以此往復循環;若天線未能檢測到任何通信信號，則屏蔽器的信號干擾模塊將會處于待機狀態。

　　功率放大器則將上級傳遞來的信號放大，并進行介質過濾處理來提高信噪比，最后通過模數轉換器變為數字信號后傳遞給 FPGA 芯片。FPGA 芯片收到信號檢測模塊發來的信號后，隨即按照相關程序的進行優化處理，再傳入信號干擾模塊中去。由于每次是不同種類的通信頻段傳遞到功率放大器和模數轉換器中，所以電路的某些參數需要動態調節。調制模塊 α 則是信號檢測模塊中的關鍵部分，負責檢索天線、過濾處理器的時鐘控制以及功率放大器和模數轉換器某些參數的動態調整，從而保障供給 FPGA 芯片信號的高質量。

　　2.3 干擾模塊

　　干擾模塊在前人研究的基礎上，增加 FPGA 芯片和調制模塊 β[4]。如圖 5 所示，虛線框內即為信號干擾模塊的原理圖，包括調制模塊 β、發射天線、功率放大器、濾波電路、壓控振蕩器、鋸齒波電路。調制模塊 β 的功能與調節模塊 α 相同，其動態調整功能可以讓鋸齒波電路產生不同頻率的鋸齒波，但干擾模塊中的鋸齒波電路產生何種頻率的鋸齒波，由 FPGA 芯片執行的程序來決定。鋸齒波則可以驅動壓控振蕩器來產生相應頻率的信號，此信號經功率放大器放大后，由濾波電路提高信噪比后再輸出成為有效的通信干擾信號，最后由天線輻射到屏蔽器周圍。經過此過程則完成了一類通信頻段的信號屏蔽，然后由 FPGA 芯片反饋與調制模塊 α，調制模塊 α 則調整過濾處理器參數，傳遞 αn+1 的信號;即天線在 t1 時刻發送的是 α1 的屏蔽信號，而在 t1+△tn 時刻發送的是 αn 的屏蔽信號，實現屏蔽器干擾機制是循環檢索、分時發送。

　　2.4 顯示模塊

　　顯示面板展示編號為 A～J 分別代表 α1、α2……α10 的屏蔽狀態，由 FPGA 芯片反饋于顯示模塊。若 αn 對應字母閃爍，則表示正在屏蔽相應的通信信號;若 αn 灰色顯示，則表示在屏蔽范圍內無相應的通信信號。通過指示燈，用戶可以清晰地了解到屏蔽器的工作狀態和屏蔽器周圍是否有表 1 中對應頻段的信號。

　　3 結束語

　　本文提出了基于 FPGA 芯片的信號屏蔽器，其干擾原理在被動式屏蔽法的基礎上做出了改進。區別于傳統屏蔽器，該屏蔽器的干擾機制是循環檢索、分時發送，用調節模塊來動態改變各相關電路的參數，從而使干擾模塊分時輸出不同頻率的干擾信號。本文提供了基于 FPGA 芯片屏蔽器的結構組成和工作原理，但實現難點在于 FPGA 程序的編寫和各元器件大小的限制，若能突破限制，應用在考場、科研機構、機密會議等場所，則會產生不錯的經濟、社會效益。